微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么最后生成丝印时并没有用到做封装时的那个丝印?

为什么最后生成丝印时并没有用到做封装时的那个丝印?

时间:10-02 整理:3721RD 点击:
比如(三极管)一个Q2最后有三个Q2字样,分别是Asymbly top 、silk screen top 和最后生成的丝印.那么在做PCB 封装时的那个silk screen_Top是用来干嘛的?为什么生成丝印时没用到这个而又多出一个来?请高手指教。

我就是用silk screen_Top来出gerber的,也有人用Asymbly top的文字出gerber,只是习惯不同。建封装时2个层都加上文字的,只是出gerber时设置不同。

我就是用silk screen_Top来出gerber的,也有人用Asymbly top的文字出gerber,只是习惯不同。建封装时2个层都加上文字的,只是出gerber时设置不同

我就是用silk screen_Top来出gerber的,也有人用Asymbly top的文字出gerber,只是习惯不同。建封装时2个层都加上文字的,只是出gerber时设置不同

我就是用silk screen_Top来出gerber的,也有人用Asymbly top的文字出gerber,只是习惯不同。建封装时2个层都加上文字的,只是出gerber时设置不同

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top