微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.2的原理图在16.3里不能重新生成网表?

16.2的原理图在16.3里不能重新生成网表?

时间:10-02 整理:3721RD 点击:
以前用16.2画的原理图,含有复用模块,在16.3里就不能重新生成网表,一直卡在生成网表的过程中,虽然可以取消掉,但是网表生成不成功;如果原理图没有复用模块,生成网表没有问题。
请各位高手不吝指教。

顶起 我也好想知道这个问题的解决办法 相信 deargds 小编一定有办法的吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top