微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro错误

allegro错误

时间:10-02 整理:3721RD 点击:



目的是改板,原理图改动较大,导网表时如果是新PCB文件可以完全导入,但导入旧文件时提示如上所示的错误

看不清啊

这个问题解决了,我用的是15.7,后来叫同事用15.5给我导的试验了下,导成功了。我用15.7才出现这问题。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top