微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 布局时,如果要删除某个或多个元器件,是否一定得重导入网表?

布局时,如果要删除某个或多个元器件,是否一定得重导入网表?

时间:10-02 整理:3721RD 点击:
也就是是否一定得在电路图里删除重生网表后再导入,还是说用Delete就可以了,而不影响以后布线出板图呢?

在原理图里删,重新导入网表。如果在PCB中删除某个Symbol,实际上这个被删的symbol跑到未放置symbol里去了,下次放symbol时还会再次放置

正解

学习.......

谢谢,看来麻烦啊,PADS里PCB部分有ECO(工程更改)功能,allegro里没有?

可以:
第一步:setup-user prerefrence-logic,勾选logic edit enable
第二步:logic-partlogic,选中某个元件,点右下方的delete按钮
搞定!

学习了

学习了,同时我还想问一下,allegro中有没有交换net的命令,就像pads ECO  里面的swap  pin?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top