微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教输出NETLIST出现的问题,高手帮忙看下,谢谢!

请教输出NETLIST出现的问题,高手帮忙看下,谢谢!

时间:10-02 整理:3721RD 点击:
我是新手,在增加了PAGE属性后输出NETLIST出现这个错误,请教高手指导错误出在什么地方?

看session啊,里面提示你有啥错误,导网表之前有没进行DRC检查

看log。

谢谢各位的关心,已经解决了:
原来是BGA在4个图里面都出现了,给它添加的属性过多,删除BGA的PAGE属性就OK了。

上一篇:allegro 铺铜的问题
下一篇:板框的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top