微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助ALLEGRO16.2 导网络表错误

求助ALLEGRO16.2 导网络表错误

时间:10-02 整理:3721RD 点击:
有N多个错误如下:
ERROR(SPMHNI-88): Device file was parsed, errors were detected. Run netin in s~
yntax check mode for detailed error report.
ERROR(SPMHNI-87): Unable to create the component definition.
请各位大侠帮助看是什么回事。

自己顶一下先

没人出手帮忙啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top