微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教:正片铜皮的问题

请教:正片铜皮的问题

时间:10-02 整理:3721RD 点击:
各位兄弟:本人在用allegro画PCB时,出的是正片,GND和VCC层均为正片铜皮,但是出现了一个问题,元器件的安装孔不避让铜皮,它们之间的距离为0,也就是shap to pin的距离为0,总是出现DRC错误,不知道怎么解决,请高人指点一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top