微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro PIN-pair问题请教(16.3)

allegro PIN-pair问题请教(16.3)

时间:10-02 整理:3721RD 点击:

有哪位大侠知道allegro16.3怎么针对VIA来设置PIN-PAIR,一般都是PIN-pin,但是有的时候NET会分叉,这样我想设置VIA-PIN的PIN-PAIR就不会了,请大侠不吝指教

一般来说,即使Net分叉,需要考虑的也是两个管脚之间的线长,怎么会需要考虑Pin-Via之间的线长?在什么地方需要这种要求呢?

回复 winaaa 的帖子
如果我要管控主干线的长度不能超过多少,或者分支线的长度不能超过多少的时候就需要这些啊,就相当于需要分段等长的要求

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top