微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 16.3中同一net的铜箔 相叠时 为什么没有DRC?

allegro 16.3中同一net的铜箔 相叠时 为什么没有DRC?

时间:10-02 整理:3721RD 点击:
allegro 16.3中同一net的铜箔 相叠时 为什么没有DRC?

因为它们属性相同 出GB时可能会报错

出GERBER时报错的

15.5 会有shape to shape 的DRC?  16.3 没有类似的提示吗?

打开同一网络的DRC,会显示吧

回复 hoto123456 的帖子
没有  打开也不报错

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top