微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 非常实用ALLEGRO画PCB自检表

非常实用ALLEGRO画PCB自检表

时间:10-02 整理:3721RD 点击:

1. PCB板边要圆角(建议Φ5mm),
为了保证制成板过波峰焊或回流焊时,传送轨道的卡抓不碰到元件,元器件的外侧距板边距离应大于或等于5mm,若达不到要求,则PCB 应加工艺边,器件与V—CUT 的距离≧1mm,测试点(建议Φ2mm,边缘间距1mm)。

2. status或者DRC布线完成情况是否百分之百;报告是否有线头;是否有孤立的铜皮。

3. 检查电源、地的分割正确;单点共地已作处理;:电源线去耦电容进->先大后小;出->先大后小;并且每个电容分别接地,对双面板芯片体核心电源”Y”接入; 对有电源平面的板,IC核心电源要分割出来;每个单元电路的电源连在一起,然后单点接到总电源线,电源线不要形成闭环,回路面积越小越好,在一个单元电路中,相同电源的器件尽可能放在一起;进IC或钟振的电感,极性电容,电容接电源的管脚最好三个方向扇出(上下左或右,左右上或下)。

4.稳压IC下挖空铜泊,散热焊盘非GND防止焊接时VCC与GND短路。

5.极性元件最多两个方向(纵,横放置时),同一个单元电路中极性元件的放置方向一致。

6. 检查晶体、变压器、光藕、电源模块下面是否有信号线穿过,应尽量避免在其下穿线,芯片体下面挖空铜泊,晶体外壳加接地的焊盘(焊盘应在外框丝印外);钟振先经过电容,再经过电感,走线至少25mil,钟振下加GND VIA。

7. 检查高频、高速、时钟及其他脆弱信号线,是否回路面积最小、是否远离干扰源、是否有多余的过孔和绕线、是否有垮地层分割区,电源层内缩40mil,GND VIA才有意义,GND VIA间距150milGND与GND要有隔离带。

8. 检查定位孔、定位件是否与结构图一致,ICT定位孔、SMT定位光标是否加上并符合工艺要求,出线端子排列顺序是否正确, 3个光学定位点背景需相同,其中心离边≥5mm。

9. 检查器件的序号是否按从左至右的原则归宿无误的摆放规则,并且无丝印覆盖焊盘和过孔;检查丝印的版本号是否符合版本升级规范,并标识出(丝印字体最小值为高30mil,宽7mil)。

10. 检查各层光绘选项正确,标注和光绘名正确;需拼板的只需钻孔层的图纸标注。

11. 输出光绘文件,用CAM350检查、确认光绘正确生成。

12.无论是修改走线,还是板边框,都需要更新DRC

13.做投板文件时,我们需要导出一个IPC文件给线路板厂里面包涵了叠层和过孔信息以及板厚(不必在投板申请单中特别注明叠层排列)

PCB问题汇总摘要:

布线:1、放电管下不要走线,易磨损信号线上的绿油造成短路。(17.5um(0.5OZ)铜厚40mil走线过1A电流),芯片PIN内连,造成锡连。

2、ADM6993,PHY口走线太长,引起信号质量变差。

3、过孔不要离定位孔太近,不利于PCB加工(至少一个板厚的距离)。

布局:1、插件PIN列与贴片元件平行,焊接时贴片元件两PIN短接。

2、不要在DIP封装体背面的PIN列两边和中间都放贴片元件,不易维修御下。

3、散热元件不要太靠近CPU,高器件不要太靠近板边易损坏。

丝印:1、贴装标识上不要放丝印,底层文字要镜像,标识“1“PIN。


2、接插件正面的元件丝印放正面,反面的元件丝印放反面。

装配:1、接插件的按压卡朝外,利于拔插。

2、开槽位挡住小插板背面的IC位不利维修更换元件。

3、背面有接插件时,正面邻该接插件的通孔焊盘尽可能远离元件外边框。

复制加粘贴,来点原创好么?

回复 T45524093 的帖子
是原创呀!

要支持原创,打击直接复制还不注明的

学习了

好 赞一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top