还是差分线的等长问题

我在画ddr2时，数据线的长度控制在1585--1595之间。
由于dqs信号是差分信号，所以单独设定规则。
规则设定如下：
  

可这个布线很难呀?
还有 差分线的线宽，线gap是怎么设定的?（差分阻抗是100欧姆，单端阻抗是50欧姆）。
大家用什么方法来决定线宽和gap的呀?
请大家不吝赐教啊。

没有guideline,stack-up吗?

用polar算阻抗，如果用bga封装要根据PCB厂家的工艺能力设区域规则