微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 163 里生成DRILL CHART时为什么VIA没有tolerance?

163 里生成DRILL CHART时为什么VIA没有tolerance?

时间:10-02 整理:3721RD 点击:
RT:163 里生成DRILL CHART时为什么VIA没有tolerance? 是哪里设置有问题吗?

default-mm.dlt or default-mil.dlt

还是不明白啊?楼上的可以解释清楚点吗

晕,,如果焊盘都没有tolerance的话,drill表里就没有!

在建via时,tolerance没有添加

是否如下图


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top