微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铺铜,同样属性的孔有的能避开有的避不开。16.0

铺铜,同样属性的孔有的能避开有的避不开。16.0

时间:10-02 整理:3721RD 点击:





在铺铜的时候发现有的孔避开了,但是有的孔就没避开
而且还出现过铺的同连不上孔,出现DRC  《K/S》

是不是和单位有关,我铺铜时采用mil为单位
但是我要是在此基础上换成mm单位,则shape和所有孔都连在一起

有没有大侠来帮忙解决下,板子要Gerber~~~

看看铺铜时的设置是否正确

    设置好了,同样的设置,在同一层,同一个元器件,在不同的位置就会出现上述问题,该避开的有的避开了有的就没避开,该连上的有的连上了有的没连上

要看你铺铜是什么网络的,完全可能孔和铜是一个网络的,那就不可能避开呀....

检查看看该层面是否有 route keepout

把铜皮删了 然后database check 下 重新包下看看 。我最近画板子也是出现这种情况 有的可以包上有的就不可以 软件抽风一样 。

你的孔是copy的还是元件自带的?
copy的话要勾上remain   net那选项,你在试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top