微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教Allegro 16.3网表问题

请教Allegro 16.3网表问题

时间:10-02 整理:3721RD 点击:
请教各位高手,Allegro 16.3网表问题
      我在使用Allegro 16.3时,以为发现原理图上有电阻网络未连,PCB上该脚显示Dummy Net。修改后重新生成网表,但是Allegro导入网表后,PCB上该电阻对应的那个网络还是显示Dummy Net。可是我检查修改过后的网表,电阻上的网络确实已经连上了啊。
      这是什么原因啊?还是我重新导入网表后还要什么操作啊?

导入网表的时候注意选择项就可以更新了

下面是我设置的选型,File--Import--Logic--Other,出现下面的界面选项


我的操作和设置有什么问题吗?
为什么网络还是没有变呢?

在你原理图里看看网络有连接上吗?确认一下,把所有的都打勾

我的原理图上网络连了,而且生成的网表里也有网络的连接,就是导入之后没反应,我把所有的都勾上了也一样,我在想是不是重新导入网表后还缺什么操作,才能使导入的网表发生作用?

大家帮帮忙啊,难道没有人换网络调网表?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top