微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问16.3的Sub-drawing为什么用不了会有如下的报错

请问16.3的Sub-drawing为什么用不了会有如下的报错

时间：10-02 整理：3721RD 点击：

file:///C:/DOCUME~1/ADMINI~1.CLM/LOCALS~1/Temp/L(J80WLLRBK~_1J8EZGME_6.jpg

这个问题解决了，是我自己装的软件有问题，真不好意思

上一篇：请问via孔的阻抗如何控制？
下一篇：我用pads导成allegro后，出现这种问题

Cadence Allegro PCB设计 Orcad 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top