微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 约束里面的pin delay 是干吗的?

约束里面的pin delay 是干吗的?

时间:10-02 整理:3721RD 点击:
怎么知道设多少?设不设重要吗?

pin delay大多是在pin之间的延时不一致时,需要做一个补偿,那就需要设置pin delay,举个例子:高速的弯公连接器,每一列的pin上的 延时不一致,如果走高速差分信号,就需要做一个补偿,保持等长。

包装长度
高速时用到

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top