微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > sharp和所有网络的VIA变全连接了。怎么解决?

sharp和所有网络的VIA变全连接了。怎么解决?

时间:10-02 整理:3721RD 点击:
铺铜后,更改了sharp to  via的间距约束。sharp和所有网络的VIA变全连接了。怎么解决?

修改SHARP的任何约束都会导致这样的结果。


正常的


修改约束后,不正常显示

shape parameters 里的 shape fill, update to smooth更新下。同时dynamic fill设为 smooth

呵呵!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top