微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教各位一个pcb导入网络表的问题

请教各位一个pcb导入网络表的问题

时间:10-02 整理:3721RD 点击:
我从别人那里考了个原理图问题和pcb文件,我从pcb文件中导出各种库文件并将其放在库文件目录下,但在导入网络表时出现
------ Directives ------
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS IFSAME;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'L:/product/E3000/Second/backplane19inch/sch';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'L:/product/E3000/Second/backplane19inch/sch/3U-BACKBOARD_v1r0_gai.brd';
NEW_BOARD_NAME 'L:/product/E3000/Second/backplane19inch/sch/3U-BACKBOARD_v1r0_gai.brd';
CmdLine: netrev -$ -i L:/product/E3000/Second/backplane19inch/sch -y 2 -z L:/product/E3000/Second/backplane19inch/sch/#Taaaaaa01000.tmp
------ Preparing to read pst files ------
#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
netrev run on Sep 7 14:41:51 2010
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
cpu time      0:00:33
elapsed time  0:00:00
说没有封装文件,我检查了,用到的都有,不知道问题在那里,请教各位.谢谢..

请问那个文件里能找到封装不对的元件清单.谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top