微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 标准总线规划方法

标准总线规划方法

时间:10-02 整理:3721RD 点击:

向小编求救:书中188中的总线整理与规划中提到标准总线标识方法,比如 DDR_A<13>,...DDR_A<5>,....DDR_A<0>,这样在CM里就能自动提取DDR_A总线网络,感觉方法不错。在网线查了一下也没看到"标准总线标识方法",这个很实用。不过有个问题,在orCAD里做总线命名时一般为 DDR_A[13..0],对应到第一根为DDR_A13,...DDR_A5,....DDR_A0,这样软件会自动从0加到13,不用手工输入。但是,如果用DDR_A<0>,软件没不会自动命名为 DDR_A<1>,....DDR_A<1>,...DDR_A<13>.如果一个个输入,那速度也太慢了,请问有没有什么好的方法,能在ORCAD里自动增加,在CM里也能自动撮总线命,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top