微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > capture导出allegro网表的问题

capture导出allegro网表的问题

时间:10-02 整理:3721RD 点击:
小妹初学ALLEGRO,现遇到一问题:在capture里导出网表时出错:“Duplicate Pin Name "VSS" found ”,“Duplicate Pin Name "VDD_1_1" found ”,“Duplicate Pin Name "VDD_3_3" found ”。我已将这些pin type改为power了,但还是报错,请各位高手指点下我还需要修改什么?谢谢!

重名了,管脚名不允许相同,改为VDD1,VDD2.......

谢谢lemon! 这是我在网上找到的:
1。Part的Pin的定义
为了能顺利产生网络表,必须对Part Pin的Name、Number和Type都要定义好,并且同一Part的Name和Number是不能重复的,只有当Pin Type为Power是Pin Name才允许相同
注意:如果一个零件的Power Pin有好几种PinName,而不同的Pin Name的Pin要接相同的Net,如:Pin name为VDD但需要接到VCC,而且Pinname为VSS也要接到VCC,此时就必须对Capture里的零件Part做一些设定

请问这里所说的“作一些设定”要设置哪里?

这个是Capture里面的了。在编辑脚PIN里面,对零件脚PIN进行编辑,把起属性都改为POWER类就OK了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top