微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求问一个区域规则产生DRC的问题?

求问一个区域规则产生DRC的问题?

时间:10-02 整理:3721RD 点击:
BGA设置了区域规则——线宽4mil;后来为了走电源线(8mil)把规则删除了。  可是在走其他线推挤的时候动到了以前走的4mil的线,就出现了L/L的DRC错误。   我该怎么设置才能取消这些错误提示呢?
   我把以前的规则重新设回去也不行 出来N多L/W错误     设置跟以前是一样的

哪位能帮帮忙啊?

把区域线移动下就没了。如果还有更新下DRC。为什么要把规则删掉呢,把那个电源线加粗不就可以了么?

L/W 可能是后来画的区域框和以前有位置差异,如果可以的话最好找到没删除规则区域的版本。如果找不到 好象只能一根一根的修,或者画的比以前的稍微大一点。

    不行 移动后错误更多  不删的话走的电源线是4mil 太细了

    画的大一点也不行  全是LW错误。

我想到时候把这个DRC关掉,因为我的线基本上也没动,也就是间距什么的还是那个区域规则的。

这个是基础设置问题。
一开始你设置区域设置的时候就要分种类。信号,电源和地三种。只有这样才合理。因为信号线宽儿影响其他的,太不划算了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top