微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > cadence16.2 Orcad Capture CIS制作原理图符号时的一个小bug

cadence16.2 Orcad Capture CIS制作原理图符号时的一个小bug

时间:10-02 整理:3721RD 点击:

新建part
添加第一个引脚,


添加第二个引脚


这时如果在点击OK前,当前界面切换到其他地方,比如看datasheet,再回来点击OK,则结果如下所示:
[


添加的并不是OUT脚,而是按自动递增功能添加了,IN,2脚,
不知道是bug还是其他原因,这样的不便处是添加引脚过程中不能看datasheet

我觉得你输入3之后应该点一下对话框其他地方,以表示确认,不然,你去看DATASHEET后回来直接点击OK,系统可能认为你没有确认3,自然自动添加引脚2了

试验过了,问题依旧,不知道是我的个别问题还是大家的都有这个问题

顶下哦咯

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top