微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 比较棘手的问题!

allegro 比较棘手的问题!

时间:10-02 整理:3721RD 点击:
请教各位高手几个问题!

第一:allegro 中怎么隐藏铺铜,就是信号层里面。铺好了铜怎么隐藏呢?
第二: 我修改了元器件封装大小,怎么更新呢?难道只有删除,再倒入网表吗?

希望各位高人不吝赐教!

你可以把銅箔的柵格改大一點兒,或是關掉銅箔的顏色;
你可以直接更新封裝,不用導網表的。place-update symbols ,在彈出的對話框中選擇package symbol,找到你的那顆封裝零件,不過你要事先存那三個文檔。

在setup→user preference→shape→将no_shape_fill打上钩,就可以让铜皮以透明方式显示

我来看啊可能的

学到非常实用的命了。多谢

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top