请教个布线的问题

初学cadence进行到PCB走线的时候了，问题是：走线到旁边铺铜的距离太大，不知道在约束里面怎么设置?有很多地方我想就近接地，线末端加了过孔（孔是从顶层到底层），但是在底层的孔看起来似乎并没有和地的铜相连，请问怎么设置?
这问题搞了几天了，谢谢大家了。

如果你想解决走线与铜的距离，在约束规则里设置shape to Line的值就可以了

这个我解决了，我没有update,所以出错。谢谢啦。不过还有个问题就是，我铺的动态铜为什么不自动避让走线呢?以前都行，今天不行了，不知道是不是哪儿设置改错了?全是在摸索中呀