微波EDA网,见证研发工程师的成长! 2025濠德板€楁慨鐑藉磿閹达箑绠柨鐕傛嫹04闂傚倷绀侀幖顐︽偋閻愬搫绠柨鐕傛嫹01闂傚倷绀侀幖顐﹀窗濞戙垹绠柨鐕傛嫹 闂傚倷绀侀幖顐も偓姘煎櫍瀹曚即骞囬濠呪偓鍧楁煥閻曞倹瀚�婵犵數鍋涢悺銊у垝閿濆绠柨鐕傛嫹
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 安装孔上的DRC问题

安装孔上的DRC问题

时间:10-02 整理:3721RD 点击:
在画安装孔时,将VIA加到TOP/BOTTOM层的SHAPE上,出现DRC错误,怎样才能消除此DRC?
闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...


闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...

你的孔要是无属性的话,那就给过孔加上NO DRC属性,无视DRC:
闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...

谢谢楼上的回答;
好像还是不行,还请楼上的大哥说详细点吧;
焊盘在PCB上连接GND网络;
在做封装和PCB设计时都希望把DRC去掉.

在DRC项上,把检查同网络属性的设置 off掉,试一下

谢谢楼上的.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top