微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于网表的问题,如何减少步骤?

关于网表的问题,如何减少步骤?

时间:10-02 整理:3721RD 点击:
我已经画好了封装,放在了板子上,但是我有PDF原理图,我想直接导入自己建立的关系网表,省去原理图这步,不知道行不行?

找人代工吧,如果你抱着这个想法的话

我用ALLEGRO行。自己建网表,但要化很多时间。还不如直接画原理图。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top