微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于层叠问题请教各位.

关于层叠问题请教各位.

时间:10-02 整理:3721RD 点击:
我们需要做1块6层的板,下图为印制板给厂的层叠.


下图为allegro中设置的


阻抗要求为65欧 误差为:10%
相好有些差异,请问我们哪里有设置不对的地方吗?

你确认你的介质介电常数是4.5?
另:不同软件算出来的值会有些差异。
很多板厂也会根据自己的实际情况进行各种补偿、调整。

一般都不用Allegro来计算阻抗

厂家会调整的,你只要提出你的阻抗要求就可以了。

谢谢各位,那在Allegro设置阻抗的DRC意义就不大了.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top