微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 『已解决』手动绕线不起作用

『已解决』手动绕线不起作用

时间:10-02 整理:3721RD 点击:

一个NET上有很多测试点。要求每隔2inch放一个测试点。
打开setup->electrical constraint spreadsheet
在net->routing->min/max propagation delays里进行设置。
给相应的net建立一段一段的pin pairs.(如j1.1-tp1.1; tp1.1-tp2.1;...) 设置相应的min/max值。然后打开DRC,走线后手动绕线。
第一段:j1.1->tp1.1 可以绕线。 第二段tp1.1-tp2.1绕线的时候发现不能绕。此时试了试第一段,还是可以绕。手动绕线命令对第二段不起作用。
ps: 两段的net名称是一样的。
      allegro 15.5
请教是什么问题?

知道原因了。
因为net上的器件比较多。我在layout的时候没有把所有器件都place进来。发现在对TP1.1-TP2.1绕线时,如果没有把net上的连在TP2.1之后的器件place进来,则对于TP1.1-TP2.1这段eline绕线时,绕线器不工作。

LZ好强悍~~~佩服!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top