微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何设置差分线的间距

如何设置差分线的间距

时间:10-02 整理:3721RD 点击:
请问如何设置两条差分线之间的间距?

setup->constraints->electrical constraint sets->diffpair values
创建一个规则,primary gap就是差分对中两条线之间的间距。

请问如何设置同一差分线在不同区域中改变间距,如在BGA下面出差分线,间距需要缩小,走出BGA后恢复正常间距。

BGA 里我门可以设neck mode  width  spacing都可以设neck  mode
cns-->physical rule set-->set values-->选中要设的pahysical type 然后把每一层 min neck width
和diffpair neck gap的值加进去.

谢谢楼上,NECK的方式可以出线,它只在两个VIA间有NECK间距!

学习了

看看怎么弄的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top