微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 层叠规划的一个问题

层叠规划的一个问题

时间:10-02 整理:3721RD 点击:
大家有没有遇到过这种情况,一块板子只有一个或几个模块需要大量的走线(比如ddr2之类的)可能要3个或4个走线层才能走下,但是其他单元需要的线很少。这样的话板子利用率不高,大部分都是空荡荡的,要怎么处理呢?

呵呵,你打算让空荡荡的地方画蛇添足?

优化布局,使之尽可能均匀

功能模块多了,就不会空了。

空的地方要加平衡铜

建议优化走线,调整一下线间距

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top