微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助,用capture生成的tel网表导入allegro发生错误

求助,用capture生成的tel网表导入allegro发生错误

时间:10-02 整理:3721RD 点击:
别人发的brd和dsn。用capture生成网表。用的是other, telesis.dll。生成网表时没有报错。cobined property那栏也填了 PCB Footprint。 当导入allegro时,出现
ERROR(SPMHNI-113): Expected ';' , found an illegal character, line ignored.
-------------------------------------------------------------------------------
请问这是怎么回事呢?哪里出了问题?应该怎么改?大概有13处这种问题。先谢谢大家了。

原理图有非法字符,你可以用第三方软件去掉非法字符

    如何用第三方软件去掉非法字符

把PCB Footprint换成 'PCB Footprint' 试试

谢谢大家。后来发现是PCB的封装里将元件的定位孔定成了管脚,而原理图里没有这个管脚,所以对应不上。用别人的东西真的是要仔细查呢。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top