微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 这种连接方式是怎么做的

这种连接方式是怎么做的

时间:10-02 整理:3721RD 点击:

大块铺铜的时候在每个PIN的两个角挖掉一块,是自动挖的还是自己挖的?如图

期待高手!

自己挖的,像`0402`,0603的封装一般会这样处理。

这么挖是好看么?还是闲着没事干?

铺铜时没有设置好

不是没设置好,好像故意要这样的,自己挖的?那不是很麻烦

自己挖的..
防止散热太快,不好焊接..

不像自己挖的,布局的时候还没布线就有那几个框框了

怎么铺铜把pin都覆盖了,应该是只有3跟线引出来连接大片铜吧

是手工挖的,因为allegro铺铜时候生成的散热焊盘是连线方式的,有时候会产生很多DRC,所以不得不手工处理,虽然很费时间,但是如果是专业的Layout公司一般都会处理成这种效果。

可以自动挖的吧,我等下试下,做元件时把这个地方做上禁止布线区,是不是铺铜时这个地方就没有了呢?

    同意,试想如果大块铺铜,全部连接在一起,那么将导致散热过快,焊接很困难。

    做禁布还不如一个一个挖

应该是考虑焊接问题这样做的,不知道是不是做封装的时候就挖好了,布线前就有四个框框了

做封装时放个Route Keepout就可以了。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top