微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 生成网络表时出现错误

生成网络表时出现错误

时间:10-02 整理:3721RD 点击:
大家好我是个新手,生成网络表时出现pleace refer to session log or nestlist.log for details是怎么回事呀

把日志放上来

请问楼上的大哥日志是个什么东西呀,我是个超级新手呀

生成netlist时屏幕左下角的session log

我看了日志有一大堆错误,谢谢指导了,原来我都不知道

我也是同样的错误,但是我怎么找不到“生成netlist时屏幕左下角的session log ”

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top