cadence 16.3的一个发现

我用不上这功能，没关系

做什么用的?
听说mentor有个工具，可以由FPGA工程师根据程序分配需要的管脚
然后把这个约束反应到layout工具里

修改 Device 文件，也可以实现约束 FPGA 的引脚

License提示：
加入如下lic，然后用pubkey重新生产license即可使用"FPGA System Planner ”
FEATURE OrCAD_FPGA_System_Planner cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
    195E C396"
FEATURE Allegro_FPGA_System_Planner_L cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
    195E C396"
FEATURE Allegro_FPGA_System_Planner_XL cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
    195E C396"
FEATURE Allegro_FPGA_System_Plan_GXL cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
    195E C396"
FEATURE Allegro_FPGA_System_2FPGA cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
    195E C396"

楼上大牛，谢谢呀！