微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于S3C6410布线规则

关于S3C6410布线规则

时间:10-02 整理:3721RD 点击:
最近正在布一个S3C6410的板子,请问各位大侠,怎么设置规则?

之前我做过一S3C6410+NANDFlash+Mobile DDR的模块。我用了八层板(G+S+G+S+G+V+S+G)顶层底层基本不走线,盲埋孔,最小4mil线宽线距离,DDR时钟差分、数据线分组等长,USB差分。

本人初学,走完8层线。经验就在实践中寻找。

谢谢各位。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top