微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于concept HDL reuse module的问题。

关于concept HDL reuse module的问题。

时间:10-02 整理:3721RD 点击:
我做了一个模块名称是xfp,也做了这个模块的layout模块,也就是mdd文件。我要连续使用16次这个模块。当使用器件时可以做成sizeable的。
模块可以吗?如果可以的话怎么做?我试着像做sizeable器件那样做sym1,会提示 sch1不是sizeable的错误。
还有可以使用times的属性来达到这个目的吗? 我使用了times属性,但是导入到pcb时并没有效果。times属性怎么使用?

顶到高手来回答。

同求?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top