微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > p/v类型DRC

p/v类型DRC

时间:10-02 整理:3721RD 点击:

file:///C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/VPEGH3{D)`Z_6E7ZID5U_Q6.jpg SA file:///C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/B143SSK~0RK{(`OV~NG@$~6.jpg ME NET DRC都开了,为什么孔完全打到PIN上就没报DRC,而打一半到PIN上就报了呢?

这个我也碰到过,
Constraints /Physical rule set/ set values/pad-pad direct connect 全部选为not allowed.
基本上就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top