微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于DDR走线的问题

关于DDR走线的问题

时间:10-02 整理:3721RD 点击:
小弟没有走过高速板,听说表层和内层的信号速度是不一样的。如果走DDR的高速线。比如说走地址线时做等长的走线。,所有的线是不是都得在同一个层,不然等长的意思也不大了,我算了一下,表层速度和内层速度差一半呢,请教一下高手

没有必要走在同一层。
走线分内层,外层。TOP/BOTTOM是外层,其它是内层。要等长的线就全走内层或外层,以保证以长度调等长的时候速率一致

如果我想走一半外层一半内层是不是就不行了

和数据线相比,地址线就没有那么重要了

同一个BUS的线走在同一层

4楼说的好有个性!

你记错了,空气中是85ps/inch, 表层是140-180ps/INCH,内层是180ps/inch,所以差一半的是空气中和内层,不是表层和内层。

内层外层都可以走的,不过每一个group必须走在一层,对于你说的介质,可以控制走线阻抗来达到要求。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top