微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线绕线时小于设置的安全间距,和自己的线产生DRC

差分线绕线时小于设置的安全间距,和自己的线产生DRC

时间:10-02 整理:3721RD 点击:
前几天工作时,在绕USB的差分线,由于之前设置了安全间距20(和其它信号线间距20),
本身线间距遵循3W规则时(为15),但是绕线时和也会产生DRC。
和好多同事看了下,就是不明白为什么。
请大家帮忙出下主意。
谢谢了!

有同网络的间距规则 设置下就好了

楼上的可以说明白点吗?
我当时把USB,PCIE,LAN设了安全间距规则20,
比如 20  to  20         20
       20   to   XX       20   (area 为 no type)
平时都没见过绕线和本身也会产生错误啊!

不是很清楚你是怎样命名的,
但,20 to20  20  要是给的USB,
它认自己也是要20阿,做15应该会有DRC
或许我没看明白你的意思。

   
   我设的USB 安全间距是20啊。
可是自己本身的绕线也会产生错误。
     平时也是样,却都没见过。

同样遇到此问题。正找办法中。

有没有设两根线为pair

    说的很正确.我遇到过这种情况.一定不可以把SAME NET DRC关掉哦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top