微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于等长和相对延迟的疑问

关于等长和相对延迟的疑问

时间:10-02 整理:3721RD 点击:

拉等长线时,etch length一样长,delay的时间怎么差这么多呢,如图
D0和D2这两根线延时明显超出其他很多,很不解

D0和D2端接电阻是0402排阻,在同一层,但和其他线不在同一层,可各层阻抗一样的,纳闷。

内层比外层传播的慢

哦,非常感谢!我用SigXplorer看了一下,内层的传输线等效阻抗为75.794OHM而其他层的为87.888OHM,就是这个原因吗

翻了一下Eric Bogatin 的书,信号线上的传输速度V=1/(E0ErU0Ur)exp0.5,E0是自由空间介电常数,Er是材料的相对介电常数,看来确实内层要慢

这个学习一下

学习了

是的,带状线和微带线的Tpd(延时时间)不一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top