微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro 16.2 应用技巧(原创)

allegro 16.2 应用技巧(原创)

时间:10-02 整理:3721RD 点击:
出现断裂:这个我认为是故意的,可以看清出走线的状况,我认为很好。线头那个东西没注意,但是画出来之后是园的。

我的也这样的,应是可以设置的,这样做不耗内存,ALLEGRO之所以能画大板就是因为没有耗硬件资源

你可以在setup->drawing options对话框中的display标签下勾选CLine endcaps看看,走线拐角处应该就不会出现断裂现象了,我也初学,看到有人回答过这样的问题,呵呵

自动对齐是哪个菜单呀?
另想在布线时添加不同的VIA在哪设置呀,以前15.5在设计规则里设置的

学习了,我还在用15.5版本的呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top