微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 辅铜问题

辅铜问题

时间:10-02 整理:3721RD 点击:
用Cadence15.7辅铜时,出现drc error,shape to pin的安全间距为0.1524mm,但是在辅铜时drc report中的实际距离为0.1523mm,请问这种情况如何解决,是软件存在的bug么?还是规则哪里没设置好。

谢谢,但是怎样能避免辅出来的铜不出现这样的错误,这个我觉得还是软件的问题。 2# luolicheng001

update铜试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top