微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么会这样呢

为什么会这样呢

时间:10-02 整理:3721RD 点击:
为什么在铺铜的时候出现这种问题

[img][/img]

什么问题 ?

想贴个图上来看看的

但是不行,我就口述一下了,就是在内层铺铜时,会出现没有隔离线的地方被隔开了

高手们,帮帮忙啊

把shape删掉重新铺试试

重新铺也没有用

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top