微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.2调网表问题解决办法

allegro16.2调网表问题解决办法

时间:10-02 整理:3721RD 点击:
大家好,请问在调用网表的时候,可以生成pakage
但是用brd调用网表的时候出现下面错误
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE
请问谁有解决办法啊

自己顶下,这是最近发现的问题,高手请帮忙了

正在学习中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top