微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DRC出错,请大家帮我分析一下,TKS

DRC出错,请大家帮我分析一下,TKS

时间:10-02 整理:3721RD 点击:
有个DRC问题,请大家帮我分析一下,谢谢!
LISTING: 1 element(s)
           < DRC ERROR >           
  Class:           DRC ERROR CLASS
  Subclass:        BOTTOM
  Origin xy:       (4904.00 725.00)
  CONSTRAINT:      Line to Line Spacing
  CONSTRAINT SET:  DEFAULT
  CONSTRAINT TYPE: NET SPACING CONSTRAINTS
    Constraint value: 5 MIL
    Actual value:     0 MIL
  - - - - - - - - - - - - - - - - - - - -
  Element type:    VERTICAL LINE SEGMENT
  Class:           ETCH
  Subclass:        BOTTOM
  part of a connect line
  Part of Net Name: I2C_SDA
segment:xy (4904.00 650.00) xy (4904.00 725.00) width (5.00)
  - - - - - - - - - - - - - - - - - - - -
  Element type:    HORIZONTAL LINE SEGMENT
  Class:           ETCH
  Subclass:        BOTTOM
  part of a connect line
  Part of Net Name: PF2
segment:xy (4846.00 725.00) xy (4905.00 725.00) width (10.00)
  - - - - - - - - - - - - - - - - - - - -

ETCH   BOTTOM   
NETF2  12C_SDA  LINE TO LINE 的间距不够  你查查看

好的,谢谢啊。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top