微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 有个outline问题,恳请大家赐教

有个outline问题,恳请大家赐教

时间:10-02 整理:3721RD 点击:


我将DB9的元件伸出outline,包DRC错误file:///c:/222.jpg

不是outline的问题,是你的你的package ki 这种可以不用太在意我认为,

这个没关系,只要自己明白就可以了。要是自己觉得这个报错不爽,那就只有给这个package赋一定义

你做了pakage keepin   标识器件要在这之内
器件在他之外,当然报错。

是pakage keepin的问题。
可以自己给封装加一个Place Bound(在package geometry里),这个可以比器件小。保证这个不出pakage keepin就可以了。

没有问题的

可以布局后删除pakage keepin!

谢谢大家。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top