微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro做器件封装,应该要画哪些层?

allegro做器件封装,应该要画哪些层?

时间:10-02 整理:3721RD 点击:
除了 Package Geometry            Silkscreen
                                            Assembly Top
                                          Place_bound_Top
        Ref_Des                    Silkscreen Top)
                                        Assembly Top
还有其他的吗?

还有就是电气层,引脚了,差不多就这些吧

个人建议:Package Geometry            Silkscreen_TOP(标识元件丝印外框)
                                      Place_bound_Top(标识元件高度,供建3D图形用)
               REF DES                            silkscreen_top(标识元件名)
              value                                  silkscreen_top(标识元件值,此层一般没有,添加后可以做详细的贴片图)

Assembly 层也没什么用,要不要都行,其余几个都要有

这几个层都是用来干什么的啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top