微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 倒网标出错

倒网标出错

时间:10-02 整理:3721RD 点击:
请教各位大虾 小弟导网表的时候出现以下错误
#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected

这个什么意思啊 怎么解决啊

是导入出错还是导出出错啊,导出出错应该是封装问题,导入到ALLEGRO出错你需要看导入路径下面的vnetlist.log文件,用文本打开就行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top