微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 阻抗设置问题

阻抗设置问题

时间:10-02 整理:3721RD 点击:
想了解PCB上,线的阻抗和线长有什么关系?一直对这个问题比较模糊,从线长公式中

可以看出来,线的阻抗和线长没有关系,但是总是看到资料上又说减少传输线长度,线阻抗就降低之类的,就不理解了,我理解比如PCB上,我想在PCB上设计100欧姆的阻抗,我只要根据上图的公式匹配,调整线宽W,H、T的参数,让Z0=100欧姆就可以了,理论上线长控制不做特殊的要求,长点短点,应当没有太大的关系,(实际上线尽量短,毕竟高速呀),不知道我说的大家明白不,或者解释一下,PCB上,阻抗和线长到底有啥关系

阻抗和线长没关系吧,阻抗的是指特定频率下单位长度的电阻吧?

计算PCB阻抗用Polar软件
有关特性阻抗的问题 建议你到NS(国半)的网站上找些资料看
NS有关特性阻抗的资料是很全的
LVDS的概念最早是由NS在1994年提出的 类似这样的资粮有英文的就不要看中文的
所以建议你看一些NS的文档 对理解很有帮助的
再有咱们这边的教育模式就是公式,然后算呀算,其实没啥用。

这和理解问题的角度有关系
公式毕竟是公式,它是基于一定的模型得出的结论
而这个模型可能在很大的带宽(比如10G)里和实际传输线有很好的吻合度
所以我们可以使用这个公式来对我们设计的传输线参数进行特性阻抗计算
但这是基于牺牲一些参数为前提的(即一定程度上理想化了传输线的某些参数)
比如实际传输线都是有损的,即它是有一定的电阻的,当然传输线越长电阻带来的阻抗就越大
并且传输线的特性阻抗和信号的频率有一定的关系等等
ps:传输线的特性阻抗与阻抗不是同一个概念
理想传输线的特性阻抗和瞬态阻抗相等,而传输线的阻抗在传输时间内等于特性阻抗,大于这个时间传输线阻抗就和端接有关系了

四楼说的“传输线的阻抗在传输时间内等于特性阻抗,大于这个时间传输线阻抗就和端接有关系了”这句话有点不太理解你所说的“传输线的阻抗在传输时间内” 和“大于这个时间”不明白这个时间到底是什么时间,阻抗和时间的关系到底是什么关系。
谢谢袁荣盛

我也帮顶一下,期待答案

顶,

你丫个鬼

看到好多有关阻抗的资料  但就不是很明白 ~~ 老感觉有个坎没跨过去。
尤其在设计中的阻抗匹配

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top