微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > ALLEGRO画封装时,绘制禁止铺铜区问题

ALLEGRO画封装时,绘制禁止铺铜区问题

时间:10-02 整理:3721RD 点击:
各位好,请问一下ALLEGRO中画封装时,如果我要在某个区域禁止铺铜。应该绘制一个铺铜KEEPOUT。在PADS绘制Copper cut out区域就可以,这也很好实现。但在ALLEGRO中我没有找到Copper cut out相关的东西?请指点一下!
谢谢!

没有人知道吗?帮忙回复一下!谢谢

route keepout

route keepout

请问一上ROUTE KEEPOUT是不是除了铜不铺外,线也不能布?

是的,是线和铜皮都禁布

那怎么实现可以允许线,而不允许铜皮呢?单铜皮KEEPOUT

请知道的朋友指点一下!

void?手动避让

线可以直接走,不过会有DRC产生,使用动态铜的话会避开ROUTE KEEPOUT.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top